电路布局方法及盈禾国际的制作方法

取得专利权命名

:电路布局办法及盈禾国际的制作办法

技术掷还

本发明才能关涉电路布局。,异常地,电路布局办法和结成链路单元。

(结成) tie 乡村布局)。

上下文技术

设计机师(以下称”机师”)在幅员区域设置并线路(route)基准单 后元,通常在布局区域有点备用(备用)单元。,用于薄片开展 (公鸡) 公诸于众后做加法更多效能或更改设计电路。。再,这些备用单位数填装是联姻起来的。 心不在焉使连续到究竟哪个基准单位。,像这样,它得使连续到高链路(Tay-high)电路或低链路。 电是交互衔接点的。,控制悬浮(悬浮) )。

图1显示了T的布局区域100的做切片的示意图。。100的布局面积。 基准单元做切片未示出。。备用单元A衔接到高链路电路101。,备用单 元件C衔接到高衔接电路103。,备用单元B衔接到低链路电路102。。像这样, 粮食给备用单元A和C的征税压力是高征税压力力VDD。,粮食给备用单元B的征税压力较低。 征税压力VSS。并且,布局区域100的及其他做切片由基准淤塞单元(正规军)结合。 filler 细胞) 淤塞。

非常事件下,应用工程变动次序(工程) Change Order, 环境),在芯 影片开展后来地,机师应用备用单元交换基准单元鉴于。,所以时装领域 薄片的有些人效能。图2显示了在接纳到工程更改定货单垄断。,集成电路幅员面积 第200做切片示意图。基准单元D耦合到及其他基准单元(E)。 中),朝内的基准单元D与E部分对应于备用单元D,与E,。备用单元D,与E,部分 耦合到高衔接电路D和低链路电路E,避浮。并且,200的布局面积。 廉价出售做切片由基准淤塞单元(如电容)淤塞。。

芯影片开展后来地,机师们可能性会查明基准单元D和E的操纵在水下 值,像这样,需求备用单元D。,与E,重申基准单元D和E。图3显示了接纳任务。 更改定货单后,集成电路幅员面积第200做切片示意图。它已相当基准单元D的待机单元。,与E,,操纵与及其他基准单元(图3未示出)衔接。, 这些基准单元填装耦合到基准单元D和E。。基准单元D和E交换 (如今长) 为备用单元D与E)部分耦合到高衔接电路D和低链路电路E,避浮。 再,基准单元D和E交换可能性与应和的接合电路间隔较远,这将领到 路由发生故障(路由) congestion )。

发明才能物质
本发明才能粮食电路布局办法及具有结成链路单元(结成) tie 细胞)的布 局电路,以处理持续存在技术中路由发生故障(路由) 信号拥挤的技术成绩。
鉴于本发明才能的施行例。,粮食电路布局办法,包含在布局区域中 多基准细胞,从一边至另一边基准单元为电缆(线路),备用安置好。 (备用)单元,它是用来代表单独基准单位在做加法或;在布里 板上附加模块衔接单元,用于衔接结(tying)粮食至化名准单元征税压力。
鉴于本发明才能的另一施行例。,粮食一种盈禾国际,包含多基准细胞。, 设置布局区域;备用单元,设置布局区域,用于撤职上述的基准单元。 中鉴于;结成链路单元,设置布局区域,用于粮食替换起诉的使连续。 准单元征税压力。
本发明才能的电路布局办法及盈禾国际与持续存在技术相比较,其无益影响包含 鉴于在薄片的布板上附加模块衔接单元,异常地,对应于备用单元的基准表。 至多单独结成的使连续单位为I摆布摆布元。,所以控制线路发生故障。。

图1显示了集成电路的布局区域的示意图。。
图2显示了在接纳到工程更改定货单垄断。,集成电路幅员面积示意图。
图3显示了接纳任务。更改定货单后,集成电路幅员面积示意图。
图4显示鉴于本发明才能施行例的集成电路幅员面积示意图。
图5示出了结成链路单元的施行例的示意图。。
图6示出了结成衔接的另单独施行例的示意图。。
图7示出了鉴于EMBOD的电路布局办法的流程图。。图8是结成链路的高链路电路的示意图。。 图9是结成链路U的低链路电路的示意图。。 图IO是结成式锂离子电池电容电路的示意图。。
复杂的施行例
非常字用于指本阐明书打中考虑到集会。,这一掷还 技工得能了解,武器装备厂商可以应用两样的乐句来援用两者都的元素。,本 次序和公务的不把名字的差别作为一种区别的方法。,它是行使职责的单独结合做切片。 作为判别基准的差别,在总计达界定方法和一直问中提到的包含。 这是单独吐艳的乐句。,像这样,应将其解说为包含但无要求于。,并且,”耦合” 忘记在嗨 包含究竟哪个径直和不直截了当的的用电的衔接方法。,像这样,候选人提拔会匹配耦合到秒匹配。 匹配,这几何平均第单独匹配可以径直衔接到秒个匹配。,或鉴于及其他匹配或衔接。 该匹配不直截了当的地衔接到秒匹配。。
以下是本发明才能的单独施行例。,只用于解说基本原则。,它不企图限度局限本发明才能。。 本发明才能的眼界应以4教育者的眼界为根底。。请参阅以下附图的施行事件。 鉴于复杂的阐明的例,本发明才能在技术掷还对技工来被期望不言而喻的。。
图4显示鉴于本发明才能施行例的集成电路幅员面积400的做切片示意图。首 先,在布局区域400上确立或使安全和线路(路由)基准单元。,并添加备用(备用)清单。 元。图4中所示的布局区域400的做切片区域上显示了基准单位F、 G、 H、 I与预备 单位F,、 G,、 H,、 I,。基准单位F、 G、 H、 双面碧昂丝原来是的基准单位。,宁愿应用。 薄片开展的有些人特别效能。增设的备单位F,、 G,、 H,、 I,这是候选人提拔会次。 鉴于工程更改次序(工程) Change Order, 环境)来做加法更多效能,或改 变量的设计电路。比如我。,备单位F,、 G,、 H,、 I,这是候选人提拔会次。后代表原始基准 单位F、 G、 H、 I。在布局区域400中添加高链路(THIGH)电路和低链路。 (tie-low)电路的结成链路单元(结成) tie 细胞) CTFC,设想它在待机列表中。 元F,、 G,、 H,、 I,与基准单位F、 G、 H、 I。高衔接电路(图4未示出) 关心候选人提拔会电源征税压力(比如VDD)和交换的S,粮食大抵相当或在水下 电源征税压力的候选人提拔会链路征税压力(如高链路征税压力)。低链路电路(图4未示出) 用于衔接接秒电源征税压力(如VSS)和基准单元复本,粮食大抵相当或高于 秒供电征税压力秒链路征税压力(如低链路征税压力)。就是,复合链路单元CTFC 它可以粮食基准的高链路征税压力或低链路征税压力。。此外,鉴于另单独施行例,复合链路单元CTFC可额外的包含电容电3各(capacitance 电路),用于 拿住征税压力稳定性。
复合链路单元CTFC设相信在近处备单位F、 G,、 H,、 I,方位或几乎基准。 单位F、 G、 H、 我的方位,或在近处备用单元和基准单元的方位。,用来控制 线路发生故障。就是,复合链路单元CTFC与备用单元或基准单元当中的间隔 速度系数。本例中,宁愿开展后基准单位F、 G、 H、 I可由应和的备单位F,、 G,、 H,、 I,所代表,像这样复合链路单元CTFC设相信在近处基准单位F、 G、 H、 I
401。请注重,基准单元、复合链路单元CTFC此外基准淤塞单元401均耦合于 Vdd与VSS当中的供电征税压力。
举例来说,若基准单位F与G被备单位F,与G,所代表,要重申的基准 单位F与G可接合至其邻近的复合链路单元CTFC。鉴于复合链路单元CTFC 包含高链路电路和低链路电路。,像这样,恰当的的征税压力(如高征税压力或低征税压力)可以 征税压力衔接到被交换的基准单元。。非常事件下,被交换的基准单元可以被隔墙。 同样及其他单位(如及其他基准单位),就是,它缺点由究竟哪个结成单元径直衔接的。
被CTFC包围住,也不径直邻近于究竟哪个复合链路单元CTFC。再,化名 准单元仍可接合至与其最在近处的复合链路单元CTFC。就是,结成链路单元 CTFC应设置布局区域几乎化名准单元的方位,粮食要重申的使连续 基准电池的马上征税压力。像这样,化名准单元可从容的地接合到至多单独 结成链路单元。
在另一方面,复合链路单元CTFC可”^殳相信在近处备用单元(如备单位F,) 的方位。鉴于这种有效地利用,若备单位F,代表了基准单位F,化名准单位F 至多可找到单独在近处备单位F,的复合链路单元CTFC,利润所需的征税压力。,而 与图2所示的持续存在技术两样,we的承认格形式不料应用鞋底的高链路电路或低链路电路。。
鉴于基准单元、备用单元设置得很在近处复合链路单元CTFC,或布局区域 400上可尽量性地增设复合链路单元CTFC,所以使得基准单元与结成链路单元 它们当中的衔接相称简略。,像这样加重了路由发生故障(路由)congestion)的身份。
本发明才能施行例的备用单元可以是或门。、与门、多样的器、Trigger(发射或使爆炸) 或反向器(反相器),发行物工程更改定货单,但无要求是故。。
图5显示鉴于本发明才能施行例的复合链路单元CTFC1的示意图。复合链表 元CTFC1包含高接合电路501与低链路电路502。复合链路单元CTFC1可用于图4所示施行例中。请参阅图4。,在布局区域400上增设复合链路单元CTFC1, 并使其缠绕备单位F,、 G,、 H,、 I,与基准单位F、 G、 H、 I。备单位F,、 G,、 H,、 I,与基准单位F、 G、 H、 I的征税压力可鉴于复合链路单元CTFC1的高接合电 公路501拉高,或鉴于其低衔接电路502下拉。。
图6显示本发明才能复合链路单元CTFC2的示意图。复合链路单元CTFC2包 高衔接电路601、低链路电路602此外用于承认物征税压力稳定性的电容电路603。组 衔接单元CTFC2可以应用于图4所示的施行例。。请参阅图4。,在布局区域400 上增设复合链路单元CTFC2,并使其缠绕备单位F,、 G,、 H,、 I,与基准单位F、 G、 H、 I。备单位F,、 G,、 H,、 I,与基准单位F、 G、 H、 I的征税压力可以结成。 链路单元CTFC2的高链路电路601被拉高。,或鉴于其低衔接电路602下拉。。
图7示出了鉴于EMBOD的电路布局办法的流程图。。率先,完整布局区域 域上基准单元的设置和路由(尺寸S710)。其次,将备用单元添加到布局区域, 以撤职非常基准单位,或时装领域职务总是。第三,在幅员区域 增设结成链路单元,以接合粮食至祐:替换基准单位征税压力(尺寸S730)。被卡住, 将基准淤塞单元添加到布局区域的及其他做切片(尺寸S740)。关心基准单元、备用单 元结成链路单元的有效地利用与操纵规律上文已有界定方法,为精炼起见,不再在嗨 赘述。
图8是结成链路的高链路电路的示意图。。高链路电路800包含P 沟道金属急切的物质半导体(PMOS) 晶体管801和N沟道金属急切的物质半导体(NMOS) ) 晶体管802。 PMOS晶体管801含源。、4极漏极,电源耦合供电。 压力VDD,栅极耦合到NMOS晶体管802的栅极。,所述漏极用于粮食候选人提拔会链路。 向应和的备用单元或基准单元征税压力。。NMOS晶体管802含源。、栅漏, 栅极耦合到其漏极和PMOS晶体管801的栅极。,电源耦合供电。压VSS。 供给征税压力VSS可为负征税压力或接地征税压力。
图9是结成链路U的低链路电路的示意图。。低链路电路900包含 PMOS晶体管901和NMOS晶体管902。 PMOS晶体管901含源。、门与 走漏走漏,电源耦合供电。压力VDD,漏极耦合到其栅极。。NMOS晶体管902 含源、栅漏,所述漏极用于向应和的STATB粮食秒链路征税压力。 基准单元,栅极耦合到PMOS晶体管901的栅极。,电源耦合供电。压VSS。 供给征税压力VSS可为负征税压力或接地征税压力。
图10为本发明才能结成链路单元的电容电^各的示意图。电容电路1000耦合于Vdd与VSS当中的供电征税压力,朝内的供给征税压力VSS可为负征税压力或接地征税压力。请注重, 电容电路1000可以是蓄电器。、系列或相同的衔接的多个蓄电器或当量电路,低至低 衔接电路900、高接合电路800或二者相同的长的当量电容。
本发明才能的施行例在薄片的布局区域上尽量性地增设结成链路单元,格外地在 与备用单元对应的基准单元四周设置至多单独结成链路单元,所以控制线路。 发生故障。
技术掷还的承认技工都能从容的地成功 拉力眼界,本发明才能的一直眼界应由眼界SPE决定。。
一直问
1。电路布局办法,包含在布局区域中多基准细胞,也举行基准电池的线路。;将备用单元添加到布局区域,备用单元用来撤职总是的基准单元鉴于。;此外在该布板上附加模块衔接单元,用于衔接结粮食至该化名准单元征税压力。
2. 如一直问1所述的电路布局办法,其特点分娩,包含粮食 结成链路单元内的高接合电路,用于衔接结候选人提拔会供给征税压力与该化名准单元; 此外粮食位置该结成链路单元内的低链路电路,用于衔接接秒电源征税压力与接纳器。 替换基准单位。
3. 如一直问1所述的电路布局办法,其特点分娩,包含粮食 结成链路单元内的高接合电路,用于衔接结候选人提拔会供给征税压力与该化名准单元; 粮食位置该结成链路单元内的低链路电路,用于衔接接秒电源征税压力与接纳器。代表 的基准单元;此外粮食位置该结成链路单元内的电容电路,用于承认物征税压力稳定性 性。
4. 如一直问1所述的电路布局办法,其特点分娩,将该结成链路单元设 相信在近处该化名准单元的方位。
5. 如一直问1所述的电路布局办法,其特点分娩,将该结成链路单元设 在备用单元附近地的方位。。
6. 如一直问1所述的电路布局办法,其特点分娩,添加或更改行使职责 前,粮食至该备用单元的征税压力是鉴于该结成链路单元举行初始接合。
7. 如一直问1所述的电路布局办法,其特点分娩,备用单元为或门。、 与门、多样的器、发射或使爆炸或颠倒器,发行物工程更改定货单。
8. —种盈禾国际,包重要性 多基准细胞,设置布局区域;备用单元,设置在布局区域上。,该备用单元用于代表该多基准细胞其 中鉴于;结成链路单元,设置在布局区域上。,用于衔接结粮食至该化名准单元征税压力。
9. 如一直问8所述的盈禾国际,其特点分娩,该结成链路单元包含高连 结电路,用于衔接结候选人提拔会供给征税压力与该化名准单元,低链路电路,用 于接合秒供给征税压力与该化名准单元。
10. 如一直问9所述的盈禾国际,其特点分娩,朝内的 高链路电路包含候选人提拔会链路电路。 P沟道金属急切的物质半导体晶体管,包含栅极、耦合到候选人提拔会电源。 粮食候选人提拔会衔接征税压力的征税压力源和漏极;候选人提拔会 N沟道金属急切的物质半导体晶体管,含走漏、门与及源极,其 这是候选人提拔会次 N沟道金属急切的半导体晶体管门耦合到 P沟道金属急切的 半导体晶体管门,候选人提拔会N沟道金属急切的物质半导体晶体管耦合到S。 秒电源征税压力;此外 低链路电路包含秒链路。 P沟道金属急切的物质半导体晶体管,包含栅极、漏极耦合到候选人提拔会做切片。 电源征税压力源;秒n沟道MOS晶体管,含走漏,粮食秒个使连续 征税压力;栅极,耦合到秒个 P沟道金属急切的半导体晶体管门与该秒 P 金属急切的物质半导体晶体管的漏极;源极,耦合于秒电源征税压力。
11. 如一直问8所述的盈禾国际,其特点分娩,该结成链路单元包含高连 结电路,用于衔接结候选人提拔会供给征税压力与该化名准单元;低链路电路,用于衔接 结秒供给征税压力与该化名准单元;电容电路,用于承认物征税压力稳定性性。
12. 如一直问8所述的盈禾国际,其特点分娩,该结成链路单元设相信靠 近该化名准单元的方位。
13. 如一直问8所述的盈禾国际,其特点分娩,该结成链路单元设相信靠 又的备用单元的方位。。
14. 如一直问8所述的盈禾国际,其特点分娩,重申备用单元打中多个单元。 基准单位鉴于是先前。,粮食至该备用单元的征税压力是鉴于该结成链路单元举行
15. 如一直问8所述的盈禾国际,其特点分娩,备用单元为或门。、与门、 多样的器、发射或使爆炸或颠倒器,发行物工程更改定货单。
全文摘要
本发明才能粮食电路布局办法,包含在布局区域中多基准细胞,也举行这些基准单元的线路。;将备用单元添加到布局区域,它是用来代表单独基准单位在做加法或;在布里板上附加模块衔接单元,用于粮食替换起诉的使连续。准单元征税压力。本发明才能的电路布局办法,鉴于在薄片的布板上附加模块衔接单元,异常地,对应于备用单元的基准表。元四周设置至多单独结成链路单元,所以控制线路发生故障。。
文档编号H01L27/118GK101552269SQ20081021120
公诸于众日2009年10月7日 适合日期:2008年9月17日 优先于日期2008年4月1日
发明才能者林志青, 蔡同开 适合人:科技股份有限公司

发表评论

电子邮件地址不会被公开。 必填项已用*标注

`